PECEIVED TO 1200

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

07-078829

(43)Date of publication of application: 20.03.1995

(51)Int.CI.

H01L 21/3213 H01L 21/3065 H01L 29/78 H01L 21/336

(21)Application number: 06-162434

(71)Applicant: FUJITSU LTD

FUJITSU VLSI LTD

(22)Date of filing:

14.07.1994

(72)Inventor: HASHIMOTO KOICHI

MATSUNAGA DAISUKE AOYAMA MASAAKI

(30)Priority

Priority number: 05176956


Priority date: 16.07.1993


Priority country: JP


(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To provide a manufacturing method of a semiconductor device which can prevent the damage of the semiconductor device in the case of working a fine pattern, regarding the manufacturing method of a semiconductor device containing an insulated-gate field-effect transistor (IGFET) of high level of integration. CONSTITUTION: In the manufacturing method of a semiconductor device containing an insulated-gate field-effect transistor, the following are formed; a gate insulating film 2a on a semiconductor substrate 1, a gate electrode layer 3 facing the substrate 1, in a specified area, via the gate insulating film 2a, a layer insulating film 4, a wiring layer 6 connected with the gate electrode layer 3, a conductive material layer on the wiring layer 6, and a resist layer. By patterning the resist layer, a resist mask 9 containing a wiring pattern is formed with an antenna ratio larger than or equal to 10 to the area of a gate electrode. By applying the resist mask 9 to an etching mask, at least the conductive material layer is subjected to plasma etching. The resist mask 9 is eliminated, and the wiring layer 6 is subjected to plasma etching.







LEGAL STATUS

[Date of request for examination]

24.04.2001

[Date of sending the examiner's decision of rejection]


[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]



[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁(JP)

(12) 公開特許公報 (A)

(11)特許出願公開番号

特開平7-78829

(43)公期日 平成7年(1935) 3月20日

(51)Int.Cl.

藏別記号

庁内整理番号 · F.1

技術表示質所

HOIL 21/3213 21/3065 29/78

HO 1 L 21/88

D

21/ 302

J

審査請求 未請求 請求項の数15 〇L (全 19 頁) 最終員に続く

(21)出願番号

特層平6-162434

平成6年(1994)7月14日

(31) 優先権主張番号 特願平5-178958

(32)優先日

(22) / 照顧日

平5 (1993) 7月16日

(33) 優先權主張領

日本(JP)

(71)出版人 000005223

古出遗株式会社

神奈川県川崎市中原区上小田中1015番地

(71)出願人 000237617

富士通ヴィエルエスアイ株式会社

愛知與春日井市高麗寺町2丁月1814番2

(72)発明者 橋本 洛一

神奈川県川崎市中原区上小田中1015番地

富士通栋式会社内

(72)発明者 松永 大幅

神奈川県川崎市中原区上小田中1015番地

富士通株式会社内

(74)代理人 升理士 高額 敬如郎


最終質に続く


(54) 【発明の名称】 半導体装置の製造方法

(57)【要約】

(目的) 高集核度の絶縁ゲート型電界効果トランジスタ (IGFET)を含む半峰体装置の製造方法に関し、微細パターンの加工においても、半導体装置の損傷を防止できる半導体装置の製造方法を提供する。

【構成】 絶縁ゲート型電界効果トランジスタを含む半 連体製品の製造方法であって、半導体基板上にゲート絶 縁限、所定面域で前記ゲート絶縁関を介して前記半導体 基板と対向するゲート電程層を形成し、配類層上に基準材 相層、レジスト層を形成する。レジスト層をパターニングしてゲート電極の面積に対して約10以上のアンテナ 比を有する配線パターンを含むレジストマスクを形成する。レジストのアンテナ 比を有する配線パターンを含むレジストマスクを形成する。レジストマスクをアンチンググし、その後レジスト マスクを除去し、配線層をプラズマエッチングする。





【特許請求の範囲】

【請求項 1】 絶縁ゲート型電界効果トランジスタを含 む半導体装置の製造方法であって、半導体萎板上にゲー ト絶縁膜、電極層を形成する工程と、前記電極層をパタ - ニングして、所定面積で前記ゲート絶縁期を介して前 記半導体基板と対向するゲート電極層を形成する工程 と、前記ゲート電極層を覆う層間絶縁期を形成する工程 と、前記ゲート電極層に接続された配線層を前記層間絶 緑腴上に形成する工程と、前記配数層上に築電材料層を 形成する工程と、前記塔電材料層上にレジスト層を途布する工程と、前記レジスト層をパターニングして前記が - ト電極層の前記半導体基版と対向する部分の面積に対 してわ 1 0以上のアンテナ比を有する配線パターンを含 むレジストマスクを形成する工程と、前記レジストマス クをエッチングマスクとして少なくとも前記導電材料層 をフラスマエッチングする第1エッチング工程と、第1 エッチング工程後、前記レジストマスクを除去する除去 工程と、院去工程後、少なくともゲート電極層に接続さ れた前記配線層の一部をプラスマエッチングする第2エ ッチング工程とを含む半導体装置の製造方法。

[請求項 2] 前記層間絶縁層が他の配線層を中間に挟んだ複数の絶縁層である請求項 1記載の半導体装置の製造方法。

【請求項 3】 前記第1エッチング工程が導電材料層の エッチングであり、前記第2エッチング工程が前記域電 材料層をマスクとした前記配録層のエッチングである請求項1または2に記載の半導体装置の製造方法。

【請求項 4】 前記第1エッチング工程が前記降電材料 層と前記配線層主要部のエッチングであ り、前記第2エッチング工程が前記配線層残部のエッチングであ る請求項 1または2に記載の半導体装置の製造方法。

【請求項 5】 前記獎電材料層が炭素で形成されている 請求項 1~4のいずれかに記載の半導体装置の製造方 注

【請求項 6】 前記院去工程が配素プラスマのダウンフ ローで行なわれる請求項 5記載の半導体装置の製造方 注

製造方法。

(語求項 8) 前記層間絶縁既が前記電極層を露出するコンタクトホールを有する語求項 7記載の半導体装置の製造方法。

【請求項 9】 前記層間絶縁層が他の配線層を中間に挟んだ複数の絶縁層である請求項 7記載の半導体装置の製造方法。

【請求項 10】 被加工物表面上において特性が均一な プラズマを用いて絶縁ゲート型電界効果トランジスタの 絶縁ゲートに接続する配旗 居またはその上の絶縁層を加 工する際、配線 居表面にほぼ垂直に入射するイオンと電 子とがほぼ等重となるように周波数が 1 MH z 以下の r イバイアスを被加工物に印加する半導体装置の製造方 法。

(請求項 1 1) さらに、彼加工物に向かって次第に磁 東密度が減少する発散磁場とミラー磁場とを印加する請 求項 10記載の半導体装置の製造方法。

【請求項 1 2】 被加工物に向かって次第に磁束を焦が 週少する発散磁場の下で、プラスマを発生させ、被加工 物表面にほぼ垂直に入射するイオンと電子がほぼ等量に なるようにカスプ磁場を印加し、被加工物をエッチング する半導体装置の製造方法。

[請求項 13] 第1 準電型の半導体領域上に形成されたゲート砲線限上のゲート電極に接続された配線層である第1 配線層と前記半導体領域に接続された第2配線層とを同時に作成する半導体装置の製造方法であって、第1 配線層と第2 配線層とをパターニングする際、その間に会的に分離された第2 配線層を残す半導体装置の製造方法。

【請求項 14】 前記第3配数層と第1および第2配数層との間の間隔は他の部分での最小パターン間隔とほぼ等しく選択されている請求項 13記載の半導体装置の製造方法。

【請求項 15】 半導体基板と、半導体基板上に形成された絶縁ゲート構造と、絶縁ゲート構造を覆う層間絶線 限と、層間絶縁限上に形成され、前記ゲート構造に接続 された第1の配線と、第1の配線から離れて配置された 第2の配線と、第1の配線と第2の配線の間に、ほぼ同 等の間隔を介して形成され、配線としては用いられてい がは間配線領域とを含む配線層とを有する半導体装 置。

【発明の詳細な説明】

[0001]

「産業上の利用分野」本発明は、半路体装置の製造方法 に関し、特に高集秩度の絶縁ゲート型電界効果トランジスタ(IGFET)を含む半路体装置の製造方法に関する。

[0002]

【従来の技術】 LS I (大規模集積回路)の微細化に伴い、パターン転写特度の向上が望まれている。マスクパ

ターンを忠実に配線等の彼加工物層に転写するため、R I E (reactive ion etching) . ECR (electron cyc lotron resonance) プラズマエッチング等の異方性ドラ イエッチングが多用されている。これらの異方性ドライ エッチングはプラズマないしイオンを利用している。 【0003】プラスマプロセスにはプラスマの不均一に よる損傷等の電気的ストレスが伴いやすい(J. Appl. P hys.72 (1992) pp. 4865-4872 参照)、特に、微細化と 共に絶縁ゲート型亜界効果トランジスタ(IGFET) のゲート絶縁膜は薄くなってきており、10mm以下の ものも多く、電気的ストレスにより影響、提倡を受けや すい。たとえば、ゲート絶縁膜を通してファウラ・ノル ドハイム (Fowler・Nordheim, FN)トンネル電流が流れ ると、積分電流量に応じた欠陥が生じ、関値電圧を変化 させる。さらに、絶縁破壊が生じると、ゲート電極と半 導体萎振の短絡等が生じる。

【0004】10nm厚のゲート配化膜は、10~15 ソ以上の電圧印加によって破壊されてしまう危険性が高い。プラスマ中に置かれた被加工物表面上の電位Vdcは100~100~以に達し、その均一性を5%以内に抑えることは否見ではない。

【0005】したがって、プラスマプロセスによってゲート絶縁限を破壊してしまう危険性は非常に高い。これらの危険性は配線層のパターニングのみでなく、コンタクトホール閉口、プラズマスパッタによるコンタクトホールウリーニングの際にも存在する。

【0006】従来、これらの損傷現象は、すべて使用するフラスマに付随する電気的もしくは概気的性質の不均っが原因とされてきた。したがって、損傷を防止する手段として均一なプラズマを生成して使用することが解決手段とされてきた。

【0007】より具体的には、プラスマ電位の均一化や電子移動度の位置依存性を防止することによるバイアス電圧の均一化等が提案されてきた。たとえば、被加工物を圧力と破束が横断する構成において、中央部と周辺部において破場の表面重直成分が変化することを防止する構成が提案されている。

[0008]

【発明が解決しようとする課題】 本発明者らは、プラスマの不均一性を基正しても、加工パターンによって提倡が発生することを新たに見いたした。

【0009】本発明の目的は、微細パターンの加工においても、半導体装置の提備を防止できる半導体装置の製造方法を提供することである。

[0010]

【課題を解決するための手段】本発明の半導体装置の製造方法は、 絶縁ゲート型電男効果トランジスタを含む半導体禁置の製造方法であって、 半導体基板上にゲート絶縁限、 毎極層を形成する工程と、 前記電極層をバターニングして、所定面接で前記ゲート絶縁限を介して前記半

【0012】また、本発明の半導体装置の製造方法は、 被加工物表面上において特性が均一なブラズマを用いて 絶縁ゲート型電界効果トランジスタの絶縁ゲートに接続 する配数層またはその上の絶縁層を加工する際、配数層 表面にほぼ無直に入射するイオンと電子とがほぼ特重と なっに周波数が1MHェ以下のr1パイアスを被加 工物に印加する。

【0013】また、本発明の半導体装置の製造方法は、第1 基電型の半導体領域上に形成されたゲート・経緯限上のゲート電程に接続された配線層である第1 配線層と前記半導体領域に接続された第2 配線層とを同時に作成する半導体装置の製造方法であって、第1 配線層と第2 配線層とをパターニングする際。その間に電気的に分離された第3 配線層を残す。

[0014]

【作用】液い絶縁膜上のゲート電極に接続され、実性ゲート領域に対して高いアンテナ比を有する導電パターンの加工においては、ブラスマを均一化してもゲート構造に損傷が生じるが、ブラズマエッチングにおけるマスケ 科科を導電性とすることにより、ゲート構造の損傷を防止することが可能となる。ここで、アンテナ比とは深い

総線限上のゲート電極(真性ゲート領域)の面積に対する基電パターンの露出面積の比を言う。

【0015】これは、マスクが非導電性であるとマスク下の被加工基準層に入射する正電荷と負電荷のパランスの離れば、直ちに被加工基電層のチャージアップとなるが、マスクが基電性であればマスク下の基準層のみで電荷のパランスを取る必要がなくなり、マスクと被加工層との全体で正電荷と負電荷のパランス取ればよいためと考えられる。

【0016】アンテナ比が10以上の場合に、-旦チャージアップが生じると、絶縁強度の弱い領域にほぼ10倍以上に増加された電流が流れ、半導体装置の特性が各具に変化してしまう。電荷のバランスを取ることでトンネル電流を防ぎ、所望特性の半導体装置を製造することが可能となる。

【OO17】マスクが非導電性であっても、その側面の面接が無視できる程度であれば、投傷を防止することが可能となる。これは、非導電性マスク側面に入射する負電荷の絶対型が小さいためと考えられる。より具体的には、マスクの厚さが最小パターン間隔の1/2以下であれば投傷防止の効果が大となる。

【0018】従来の均一なプラスマは、平面上に入射する正電荷と負電荷の全が等しいものであったと考えられる。ただし、入射方向まで考慮した時には、均一性は保証されていない。したがって、マスク間隔の狭い非塩電性マスク間に設けられた開口に重直方向に入射する電荷のみを考えれば、不均一性が存在していたと考えられる。

【0019】この不均一性を解消すれば、正電荷と負電荷のバランスがとれ、損傷を防止することができる。ラスマから被加工物に重直に入射する正電荷と負電数あて、パランスを調整するためには、アイバイアスの周波数を1MHに以下とすることが有効である。さらに、死散磁場と補助ミラー磁場を印加することが有効である。

【0020】また、発散磁場と補助カスプ磁場を形成すると、被加工物に垂直に入射する電荷のパランスを取るのに有効である。

[0021]

【実施例】従来、プラスマエッチングにおけるプラスマ に不均一が存在すると、エッチング加工対象物に提協が 生じやすいことが知られている。

【0022】このようなプラズマの不均一は、いわゆるアンテナ構造を有するM0 Sダイオードの破壊率、あ るいはそのブラットパンド電圧のシフトを検出することによって測定することができる。

【0023】ここで、アンテナ構造とは、荷電状態に敏感な構造が、プラスマに露出した広い面積を有する導電部材に電気的に接続されている構造をいう。すなわちをいる出面積を有するアンチナがプラスマから電荷を受けると、その電荷が荷電状態に敏感な構造の電位を変化

させる構造である。

【0024】また、フラットパンド電圧は、絶縁層等にトラップされた電荷によって曲がったパンドを、平な状態に駆動するのに必要な電圧を意味する。ブラズマプロセス中に一方の極性を有する電荷が対象とする構造に注入され、トラップされると、フラットパンド電圧が変化する。フラットパンド電圧のシフトを検出すれば、MOSダイオードを流れたFNトンネル電流によって、ゲート絶縁関中にトラップされた電荷量を知ることができる。

【〇〇25】プロセス条件を確立する際には、加工対象物表面上にアンテナ構造を設けた多数のMOSダイオード構造を形成し、これらのフラットバンド電圧の変化または破壊率を測定することにより、被加工物表面上に入射する正電荷、負電荷のアンバランスを検出することができる。

【0026】しかしながら、そのようにして検出される 正電荷と負電荷のバランスは、平面上の単位面積に関す るものであ り、入射電荷の入射方向についての情報は伝えない。

【0027】ホトレジストは、通常絶縁体であり、加工パターンの微細化と共に、そのアスペクト比は増大する傾向にある。したがって、レジスト層表面上で入射する正電荷と負電荷のパランスがとれていても、その入射方向分布に差があれば、レジスト層下側に配置される路電性被加工物に入射する電荷量は変化してしまう。

【D 0 2 8】図 2 (A)、(B) は、アンテナ構造を示 す断面図および平面図であ る。図2(A)において、た とえば「型S」で形成された半導体基板101の基面 に、選択的に厚いフィールド酸化膜102kが形成され ている。フィールド酸化膜 1 0 2 bは、図2 (8) に示 す活性領域108を取り囲むように形成されている。 【0029】活性領域108表面に渡いゲート酸化阱1 □2 m を形成し、その上にたとえば多結晶Siで形成されたゲート電極 1 □3 を形成する。ゲート電極 1 □3 は、図2(B)に示すように活性領域108の中央部を 横断し、その両側のフィールド酸化膜の上に延在する。 【0030】ゲート電経103両側の活性領域108表 面上にゲート酸化限は除去され、ソース/ドレイン電極 が形成される。ゲート電極103を覆うように、Si0 2 等で形成された層間絶縁膜104が形成され、ゲート **電経103の一部を露出するためのコンタクトホール1** 05が形成される。コンタクトホール105を介してゲート電極103に接続するゲート配線層105が層間絶 縁限104上に形成される。配線層106は、活性層1 O8上のゲート電機103の面積Agと比べ、少なくと も10倍の広さを有する面積Afを有する。

【0031】半導体基板101、ゲート施緑限102 e、ゲート電極103で形成される絶線ゲート構造の特 性は、ゲート絶縁限102eを流れるファウラ・ノルド

【0033】図2(A)、(B)に示すようなアンテナ 構造を有する配線層をパターニングする際、被加工層1 06に入射する正電荷と負電荷のパランスが離れると、 被加工層106のチャージアップが生じ得る。被加工層 106はゲート電極103に電気的に接続されており、 ゲート電極103と配線層106が半導体基板101に 対して電位差を有するようになる。

【0034】配線層106は半導体基板101との間に厚い酸化限102、104を介して配置されているが、ゲート電極103は薄いゲート距線限1026のみを介して半導体基板101と対向している。したがって、半導体基板101と配線内105との間の電圧が増大しくと、専らゲート電極103と半導体基板101との間でゲート記線限1026を介してトンネル電流が流れることになる。

【0035】 英性ゲート電極の面積Agに比べ、配線層105の面積Afの比(アンテナ比)が大きければ大きいほど、ゲート絶縁膜102gを介して流れるトンネル電流が増大することになる。したがって、アンテナ比の大きい配線層を加工する際、入射する正負電荷量のバランスが崩れると、絶縁ゲート構造は容易にその性質を変化させてしまう。

【0036】図2(D)は、ゲート配線層の加工プロセスを概略的に示す。ゲート配線層の加工は単一の配線を加工するのみではなく、種々の配線を同時に加工する場合が多い。層間絶縁膜104の全面上に形成された配線層106上に、ホトレジストパターン110が形成され、このホトレジストパターン110をエッチングマスクとして配線層105がエッチされる。

【0037】エッチング工程初期においては、配算層1 05のいずれかの部分(たとえば、スクライブ領域)が 半導体基振101と電気的に接触していることが多い。 しかしながら、マイクロローディング効果によりパター ン密度の高い領域においては、エッチング速度が低下す る。したがって、パターン間隔の広い部分ではエッチングが終了しても、パターン間隔の狭い領域では未だ続行する。

【0038】このような状態においては、図2(D)に示すように、ゲート電極103に接続された配線層は周囲の配線と接続され、その外側の配線とは電気的に分離される状況が生じる。すなわち、図に示す配線層106に決動され、ゲート電極103のみに接続される。このような状況で、配線層106に入射する正角電量のアンパランスが生じると、配線層106は岩鳥にチャージアップする。

【0039】配線層106、したがってゲート電極10 3の電位が半導体基板101に対してある程度以上の電位となると、ゲート能線膜1026を介してトンネル電流が流れ出す。

【0040】図2(A)に示すような平坦な表面を有する配録度105は、入射する正電荷と負電荷の量が等しければ電荷のアンパランスは生じない。しかしながら、図2(D)に示すように、ホトレジストパターンで覆われた配録層の場合には、ホトレジストパターン110の開口を介して配録層105に入射する正電荷と負電荷にアンパランスが生じればチャージアップが生じてしまった。

【0041】したがって、平面上に入射する正極荷と負 重荷の重が等しくても、その角度分布が異なると、斜め に入射する成分はホトレジストパターン110でトラッ プされ易く、配額層105では重直に入射する成分が多 い極性にチャージアップしてしまう。

【0042】図2(D)の場合、アンテナ比の差集となる配料層の面積Afは、ホトレジストパターン110の開口に露出された部分の面積となる。アンテナ比の大きな配料層を加工する場合には、ゲート絶縁膜102sに増幅された電流が流れるため、容易に絶縁ゲート構造の特性が変化してしまう。

【0043】図3は、このような観点に基づき、本発明 者らが作成した実験用サンブルの構成を概略的に示す。 図3(A)は、実験用サンブルの1単位の概略平面図を 示し、図3 (B) は、その部分的概略断面図を示す。 【ロロ44】図3(A)に示すように、半導体基振表面 上に絶縁限を介して導電パターン20を形成する。導電 パターン20は、薄いゲート酸化膜を介して半導体基板 と結合するゲート部分20 a と、厚い酸化膜上に配置さ れた広いアンテナ部分20bを有する。本発明者らは、 前述の観点に基づき、この準電パターン20の上にパタ - ン間隔の異なる複数のレジストパターンを作成した。 【OO45】図3(B)は、実験用サンブルの断面構造 を概略的に示す。半導体基板1の表面上には酸化膜2が 形成されている。酸化胰2は、ゲート部分では薄いゲー ト酸化膜2 a であ り、その他の部分では厚いフィールド 酸化膜2 bである。

【0046】この酸化限2の上に、図3(A)で示したような速電パターン20が形成されている。 遠電パターン20の上には、ストライプ状の絶縁性レジストで形成されたレジストパターン21を作成する。 なお、 等電パターン20は酸化限2の上で分離されており、半返体基板1とは絶縁されている。

【0047】レジストパターン21のアスペクト比を変化させた複数のサンプルを作成した。より具体的には、レジストパターン21の存在しないアスペクト比りの試料、アスペクト比の、7の試料および間隔は、より具体的には、レジストパターンの幅および間隔は、それぞれ的0、7μmとし、その高さを0、5μmおよび1、6μmに設定した。

【0048】なお、フィールド酸化映26で囲まれたゲート配化映26の寸法は、映厚約8mm、面積 1×1μmとし、アンテナ部分20 6の面積は、約1×1mmと設定した。すなわち、いわゆるアンテナ比は1,000,000である。

【0049】 レジストパターンを有さないアンテナ構造およびフラットパンド電圧によって均一化したプラズマ中に、これらのサンブルを投入し、その損傷の程度を測定した。プラスマはECRプラズマとし、基板に「1パイアス2・3W/cm2 を印加した。

【0050】このように設定したプラスマにサンブルを 約30秒露出して損傷の程度を調べた。図4(A)の実 触結果のグラフに示すように、レジストパターンがない アスペクト比のの場合には、M05ゲート酸化限の破壊 はほとんど見られず、従来のブラズマの均一化による損 傷の防止を証明している。すなわち、別の智葉で言え ば、均一なブラズマが発生しているといえる。

【0051】ところが、アスペクト比を約0.7、約2.0と増大するにつれ、ゲートの破壊率、すなわち損傷の発生が著しく増大している。この現象は、いわゆる均一プラズマによっては防止することのできない損傷の存在を示している。

【0052】図4(A)から明らかなように、従来の判断差準によれば、不均一の問題がないブラスマによって 援傷現象が発生しており、しかも破壊率はレジストバターンの高さが高いほど大きくなっている。

【0053】 レジストパターンがない場合には、アンテナ媒体にはプラズマからイオンの正電荷と電子の負電荷が等量到達していたと考えられる。これが従来の考えにより、不均一がない場合に提協が起こらないことの説明しなみ。

【〇〇54】ところが、レジストパターンが存在する場合には、基板・イパイアスによってほぼ基板に垂直に加速され、入射するイオンはアンテナ降休に到達するのに対し、散乱されて横方向の速度成分が大きい電子の一部分は、レジストパターンに衝突してアンテナ降休に到達することができなくなるものと考えられる。

【〇〇55】この結果、正竜荷が過剰にアンテナ塔体に入射し、接続しているMOSダイオードを破壊したものと考えられる。この電子遮蔽の程度は、レジストバターンが高いほど強くなると考えられ、図4(A)の実験結果を合理的に説明することができるものと思われる。【〇〇56】この実験でけいたサンブルは、ブラスマが均一であっても配線層のエッチングが不均一な場合には指係を生じることを、実験的に明らかにするために設計したものである。骨条としては、以下のような本発明者

らの実験的発見がある。 【〇〇57】すなわち、配線層のエッチングにおいて問題となる提倡は、オーバーエッチング時間には依存しない部分が大きかった。また、エッチング初期においても提倡は生じにくい。これらの事実は、エッチング辞点直前の一定期間に提倡が生じやすいことを示している。さらに、配換の間隔が狭いパターンでのみこの提倡が見られた。

【〇〇58】アルミ合金のエッチングでは、間隔が狭いパターンでエッチング速度が低下する、いわゆるマイクロローディング効果が存在する。このため、配線間隔の狭い部分を配線間隔の広い部分が同時に存在するパターンをエッチングが終了していても、配線間隔の狭い部分には、エッチングが終了していても、配線間隔の狭い部分には降体が残っていて、その媒体がゲート電極に接続されている場合が生じる。

【OO59】配線間隔の広い部分でエッチングが終了しているため、この降体は他の降体から電気的に分離されていることが多い。したがって、この降体に入射する電荷量にアンバランスがあると、ゲート電極に過大な電圧が印加されてしまう。

【0060】なお、エッチング初期のように、海体が基板表面全体に広がっている状態においては、スクライブライン等で海体と基板が接続されていることが多い。このような場合、基板は海体と同電位に保たれ、ゲート絶線映の上下に電位差が生じない。このような状況においては、損傷は起こり得ない。

【0051】なお、基板と導体が直接接続されていなく ても、広い面積に亘って導体が広がっている場合には、 導体の電位は平均化され、基板電位との間に大きな電位 差が生じにくい。

【0062】図4(B)は、この状況を説明するための 概略図である。アルミ合金のエッチングでは、マスク間 隔が狭いパターンでエッチング速度が低下するいわゆる マイクロローディング効果が存在する。このため、配線 間隔の狭い部分には準体が残っており、配線間隔の広い部分では、準体がエッチング除去されてしまう状況が生じる。

【0053】このような状況においては、ゲート電極に その周辺のいくつかの姿体が接続され、離れた姿体から は電気的に分離される状態が発生する。図4(B)は、 このような状況を示す。

【0064】半導体差振1の上に暗線層をが形成され、この暗線層との上にゲート電極層のが形成されている。ゲート電極層のの表面は、層間暗線膜4によって変われているが、ゲート電極層のの一部分上にピアホールが形成され、このピアホールを介して配質層6が接続されている。

【0065】配線層のは、当初は基板表面全面に亘って 堆積されたが、ホトレジスト9をマスクとしたエッチン グによってパターニングが進み、図示の状態において は、ゲート電極層3に接続された部分およびその両隣り の配線層のみが互いに接続されている。

【0066】ホトレジストパターン96、96、96間のパターン間隔は狭く、これらのホトレジスト層の外側の部分においては、配線層をが消滅した後も、マイクロローディング効果によりその間の配線層をは残存している。

【0067】このような配線層6に対して、イオンの正 電荷10および電子の負電荷11が入射するが、電子は 歌乱によって横方向成分を多く有する。このため、ホト レジスト層9の側面に入射する電荷としては電子が多 く、この反作用として、配線層6に入射する電荷として は、イオンの正電荷の方が多くなる。

【0068】このため、配線層のに接続されたゲート電極層のには正電荷が多く流入し、ゲート電極層のは正極性に荷電してしまう。荷電による電位が所定値を越えると、ゲート絶縁限20を介するトンネル電流や絶縁降伏数電が開始され、ゲート絶縁限20が破壊されてしま

【〇〇69】図4(A)に示す実験結果は、このような 事情を説明しているものと考えられる。実験用サンブル の構造は、簡単化のために、図③に示すような構成とさ れている。③種類のサンブルの構成を図5により詳細に 示す。

【0070】図5(A)は、アスペクト比りの場合を示す。半導体を板1の上に、ゲート絶縁関2gおよびその周囲のフィールド絶縁関2gが形成され、その上にゲート電極層20が形成されている。ゲート電極層20の上にはホトレジスト層は形成されず、アスペクト比は0である。

【 007 1】図5 (B) は、同様の構成のゲート電極層 2 0の上にパターン間隔 0・7 μ m、パターン幅0・7 μ mのストライブ状レジストパターン2 1が形成されて いる。レジストパターンの高さは 0・5 μ m であ り、ア スペクト比は約0・7 であ る。

【0072】図5(C)は、図5(B)と同様のレジストパターンが形成されているが、そのレジストパターンの高さが1、60mに設定されている。レジストパターン間隔およびパダーン幅は、図5(B)と同様、それぞれ0、70mである。したがって、アスペクト比は約2

となる

【0073】図5(D)は、レジストパターンから露出しているゲート電極層20の形状を概略的に示す。このようなサンブル表面上にイオンおよび電子がプラスマ状態で存在し、正電荷のイオンは表面にほぼ垂直に入射し、負電荷の電子は斜め方向に入射するものとする。

【0074】すると、図5(A)のアスペクト比0の場合には、ゲート電極層20に等量のイオンおよび電子が入射するが、図5(B)、(C)の場合には、斜め方向に入射する電子はレジストパターン21の側面に一部が入射し、そこでトラップされてしまう。

入射し、そこでトラップされてしまう。 【OO75】これに対し、レジストパターン21裏面上の関ロ部を通った正・荷のイオンは、ほぼ垂直方向に進むため、ゲート・電極層をOにほぼそのまま入射する。したがって、ゲート・電極層とOに入射する・電荷量としては正・電荷の方が多くなる。

【0076】レジストパターン21の高さが高くなるほど、その側面がトラップする食・電荷の全が多くなり、ゲートを経層20に入射する竜荷全としては正竜荷の全が多くなる。

【 0 0 7 7】このように、パターン間隔が約 1 μm以下となる微細パターンにおいては、平面内でのプラスマが均一であっても、プラスマ内の電荷の運動方向に異方性があると、レジストパターンに覆われた姿電層のエッチングにおいては、入射電荷量のアンパランスが生じてしまう。

【ロロ78】なお、以上の実験においては、ストライプ状のパターンを用いたが、電子の遮蔽によって正電音過剰を生じ、提協に繋がる機構は、このような場合に限定されない。図6は、実験により提協が認められ、その機構として上記実験結果を頻推適用できる他の状況の例を示す。

【0079】図6(A)は、コンタクトホールのエッチング工程を示す。ゲート电極層20が層間絶縁膜22で関われ、その上にレジストパターン24が形成されている。コンタクトホールのエッチングにおいては、エッチング鉄物が層間絶縁膜22であり、配線層20が露出した時点でエッチングは終了するが、ゲート電極層20は電気的に分離されていることが多い。

【0080】ゲート電極層20が部分的に露出した状況ではエッチングが継続しており、上部からゲート電極層20に入射する電荷にアンバランスがあると、ゲート電極層20に過大な電位が生じてしまう。

【0081】図5(B)は、コンタクトホールのプラスマクリーニングの工程を示す。図5(A)に示すようなコンタクトホールエッチングによって形成されたコンタクトホールに、金属等の配額層を埋め込む直前に、コンタクトホール内をプラスマでクリーニングする。

【0082】この状況においては、ゲート電極層20は コンタクトホール内で露出しており、コンタクトホール の周囲は層間絶縁限 22によって囲まれている。コンタクトホール上部からゲート電極層 20に入射する正、負電荷にアンバランスが生じる場合、図6(A)の場合と同様、ゲート電極層 20に過大な電位が発生してしま

30083) このように、プラスマエッチングのマスクとして絶縁物を用い、プラスマ中の正電荷と負電荷の速度方向分布が異なるプラズマを用いてエッチングを行なうと、半路体装置に損傷が生じることが判った。したがって、損傷の防止対策として、図1に示すような方法が考えられる。

【0084】図1(A)は、エッチングマスクとして築電性材料を用いる場合を示す。Si基板1の表面上には、ゲート絶縁限26、フィールド絶縁限26を含むSi○2 等の絶縁限2が形成されており、その上にゲート電極層3が形成されている。ゲート電極層3表面は、層間絶縁敗4によって覆われている。

【0085】 層間絶縁膜4にはコンタクトホール5が形成され、ゲート電極層3が露出する。配線層6は、コンタクトホール5内のゲート電極層3に接続し、層間絶縁関4上に形成される。

【0086】配額層6の上には、基準性マスク層としてアモルファスカーボン(e - C) 層7が形成される。e - C層7の上に、レジスト層を塗布し、パターニングすることによってレジストマスクを形成する。このレジストマスクをエッチングマスクとしてe - C層7がパターニングされる。少なくともエッチング禁期においては、e - C層7上のレジスト層は除去され、e - C層が露出すれる。

【0087】このエッチングマスクは導電性を有するため、エッチングマスクに入射した電荷も全て配線層6に流れることができる。したがって、均一性のあるブラズマを用いる限り、配線層6、6-0層7に入射する正電荷と負電荷のパランスをとることができる。

【0088】図1(8)は、エッチングマスクとして絶縁マスク13を用いるが、その厚さを所定条件に適定する場合を示す。絶縁マスク13は、パターン間の開口部8と比べ、その厚さが強く、より具体的には1/2以下に設定されている。したがって、電子11が斜め方向にパターン入射しても、絶縁マスク13に入射する確率は著しく低い。

【0089】図1 (C)は、プラズマ条件自身を調整し、正電荷と負電荷が等しく、重直方向に入射する場合を示す。配線層6上に、従来通りのレジストマスク9を形成し、エッチングを行なっても、イオン10および電子の1が等重面方向に入射すれば、配線層6のチャージアップは生せず、損傷を防止することができる。【0090】イオンおよび電子を重直方向に等量入射さ

【OOSO】イオブおよび電子を単位方向にキ重人的させるためには、まず従来と同様の均一のブラズマを発生させ、さらに「イバイアスを1MHz以下の低い周波数

にすることが効果的である。さらに、拡散磁場と播動磁場でカスブ磁場を形成すると有効である。また、拡散磁場と描動磁場を用い、ミラー磁場を形成することも有効である。

【0091】図1(D)は、エッチング終期においてもゲート電極またはゲート電極に接続する配換層が基続から電気的に分離されにくくする構成を示す。配換層をは、基板コンタクト等においてSi基板1の上に直接形成されており、接地配換等を構成している。この場合、ゲート電極層3と配線層6が切り離されてしまうと提出が生じ得る。

【0092】マイクロローディング効果により、パターン間隔の狭い部分ではエッチングは終了せず、パターン間隔の抜い部分ではエッチングが終了する現象を疑係的に利用する。すなわち、スクライブライン等で基板に直接接続している配料層をとが一ト電極層でとは、全て一定の狭いパターン間隔によって結合されるようにする。【0093】中間に広い面積の間隔が存在する場合には、その間隔内にダミー配線を形成し、広いパターン間隔が生じないようにする。以下、これらの方法をより具体的に説明する。

【0094】図7(A)~(D)、図8(A)~(D)は、本発明の実施例による半導体装置の製造方法の主要工程を示す断面図である。図7(A)は、Si萎振1の上に配化限2を形成する工程を示す。たとえば、Si萎振1の表面をわ5nm配化した後、その上に厚さわ115nmの変化シリコン限を堆積し、パターニングしてフィールド配化限を形成しない領域上にのみ変化シリコン限を発す。

【0095】必要に応じ、ウェルを形成する不純物をイオン注入により導入し、無拡散させる。また、チャネルストップ不純物をイオン注入する。パターニングした金化シリコン膜を耐酸化マスクとし、水素燃焼酸化による選択酸化法できわる50nmのフィールド酸化膜2bを形成する。その後、耐酸化マスクとして用いた空化シリコン膜を除去する。

【0096】次に、ドライ酸素中で活性領域に厚さ約15nmの複柱酸化膜を形成し、M0Sトランジスタの閉値(VTH)制御用の不純物をイオン注入する。次に、希HF水溶液で複柱酸化膜を除去する。露出した活性領域のSi 参振上に厚さ約8nmのゲート酸化膜26をドライ酸未需関係中の酸化で形成する。このようにして、

図7(A)に示すを化版が形成される。 【0097】図7(B)に示すように、酸化限2の上にゲート電経層を形成し、パターニングしてゲート電経3を作成する。より詳細に述べると、たとえば非品質シリコン限を厚さ約50nm(タングステンシリサイド限を厚さ約150nmCV)により検育する。このようにケート電極限に不純物をイオン注入し、ゲート電極限を形成する。ゲート電極限上に選圧CV」により、サート電極限を形成する。ゲート電極限と形成する。ゲート電極限と形成する。ゲート電極限と形成する。ゲート電極限と形成する。ゲート電極限と形成する。ゲート電極限上に選圧CV」によ リ厚さ約60mmのキャップ酸化限を形成し、キャップ 酸化限とゲート電極限を一緒にパターニングしてゲート 電極3を形成する。

【0098】ゲート電極3をバターニングした後、不純物をイオン注入し、図中ゲート電極の前後に配置されるソース/ドレイン(S/D)領域に不純物を導入し、S/D領域を作成する。

【0099】なお、S/D領域を作成する際、まず不純物を軽くイオン注入することによってLDD領域を作成し、駐化映を選圧でVDで成長し、異方性エッチングを行なってサイドウォールスペーサを形成した後、S/D領域形成用の不純物をさらにイオン注入して、たとえば1000でのラビッドサーマルアニール(RTA)で不純物を活性化してS/D領域を形成してもよい。

【0100】また、電極の抵抗を下げるために、必要に応じ、メタルシリサイドを自己整合形成(サリサイド) してもよい。たとえば、Ti膜を約30nm堆積し、熱 処理で活性傾極のSiと反応させ、TiSi層を形成してもよい。

【0101】このようにしてゲート電極3を形成した 後、CVDにより層間絶縁膜4を形成する。層間絶縁膜 としては、プラスマCVDで形成した室化酸化シリコン 腹とスピンオングラス(SOG)膜の複合膜等を用いる ことができる。

【0102】図7 (C) に示すように、層間絶縁関4の上に、レジスト限9をを形成し、露光現像してコンタクトホール形成用の開口5をを作成する。レジスト限9をエッチングマスクとし、層間絶縁関4を互通し、ゲート乗極3を適出するコンタクトホール5を形成する。その後、レジスト限9をはアッシング等により除去する。

【O1O3】図7(D)に示すように、コンタクトホール5を形成した層間絶縁被4の上に、たとえばスパッタリングにより配線層6を堆積する。配線層6は、たとえば厚さ約20nmのTi層、厚さ約50nmのTiN層の接層からなるパリアメタル上に厚さ約11mのAI層をスパッタリングで成映した緩層で形成する。配線層6の上に、アモルファスカーボン(e - C)限7をスパッタリングまたはブラズマエンハーンスドCV Dにより成知する。

【0104】図7(D)の構造においては、Si基版1の表面上に活性領域を画定するフィールド酸化膜26が形成され、活性領域のチャネル領域上にはゲート酸化膜26が形成されている。ゲート電極層3は、ゲート酸化膜26上からフィールド酸化膜26上にまで延在するように形成されている。しかしながら、この段階において、ゲート電極層3のアンテナ比は未だ低い値を有する。

【0105】ゲート電極3の紙面重直方向両側には、ソ - ス領域およびドレイン領域が形成され、MOSトラン ジスタが形成されている。コンタクトホール5を介してゲート電極3に接続された配職層6は、基版全面上に形成され、10以上の大きなアンテナ比を有する。配職層6をパターニングした後においても、配職の長さによってはアンテナ比は極めて高い値を有する。アンテナ比は、たとえば100以上、場合によっては1000以上、時には1000以上となる。6-0層7は、たとえば厚さ約0、20mを有し、チャージアップに関しては十分基電体と見なすことができる。

【〇106】次に、図8(A)に示すように、 s - C 尼 7 の上に、レジスト層9を塗布し、露光、現像することによってレジストパターンが形成されている。 レジストパターンは、最小パターン間隔が約0. 8ヵmである。 7 〇107】図8(B)に示すように、このレジストスーン9をエッチングマスクとして、CF4 を含むブラスマによって s - C 尼 7 のエッチングは了後、塩素を含むブラズマでアルミ金金の配額層6を約0. 9ヵm程度エッチングする。 s - C 8 2 の配額層 6 を約0. 9ヵm程度エッチングする。

● C 10 8 この段階では、配線層 6 はエッチされた部分においても約 0. 1 μm残っており、萃版 1 上で全て接続された状態を保持している。したがって、たとえ局所的に配線層 5 に入射する正電荷と負電荷のアンバランスが生じても、配線層 5 全体の電位は安定に保たれる。【 0 1 0 9 】配線層 6 の大部分をエッチングした後、除去のプラズマダウンフローによってレジスト層 9 を除去する。配無のプラズマダウンフローはよッチングの選択性に優れ、レジスト層 9をエッチングし、かつ 6 − C 層 7 をエッチせずに残すことができる。

【0110】次に、図8(0)に示すように、6-0層7をエッチングマスクとして、配線層5のエッチングを 雑誌する。たとえば、塩素を含むプラズマで配線層5のエッチングを完了させる。

【〇111】図8(〇)に示す状態においては、配線層6の上を覆うエッチングマスクは、楽電性の6- C層7であり、6- C層7に入射した電荷も配線層6に流れることができる。プラズマの均一性が保たれていれば、配線層6 およびゲート電極層 3における電荷の審積は生じない。

【O112】配線層のエッチング完了後、配業プラスマを用いてe = C P Tを除去する。図S(D)は、このようにしてエッチングを完了した配線層のe、SbO状態を示す。

20113] 図8(B)に示すエッチング工程においては、レジスト度9に入射する電子が連載されることにより、配譲層6およびゲート電極層3に入射する電荷量のアンバランスが生じ得るが、配線層6が基振全面上で接続されているため、局所的なアンバランスは全体として平均化され、中和される。

【0114】このためには、図8(B)に示すエッチン

グは、提倡を生じない。ただし、マスク間隔の広い部分で配録屋ものエッチングが終了すると、配録屋もが各パターンで分離され、チャージアップが生じるようになる。したがって、図8(8)のエッチングは配銭屋もが分断化される前に停止する必要がある。

【0115】エッチング終期においては、図8(C)の状態となるため、e-C層でに側面から電子が入射しても、その電子はe-C層でを通過して配線層をに達し、配線層をに入射されるイオンを中和する。

【0116】このように、エッチング用補助マスクとして基金性のe - C層を用いることにより、絶縁マスクの電子連載による損傷を防止することができる。なお、e - C層を10m Torr、1.5kWの条件でスパッタリングし、厚さ約0.5μmに成長し、その抵抗率を測定したところ、約0.250cmであった。

【0117】 プラズマからの荷電粒子による電流は、1 OmA/cm2 程度であり、瞬時の最大値を考えても1 A/cm2 程度と考えられる。したがって、このような 括抗率を有するe-C層をマスクとした場合、関厚を1 pmとしても限厚方向の電位差は精々25pVとなり、 提倡を十分防止できる。

【0118】さらに、ゲート絶縁限が提倡を受けないためには、1Vの桁の電位差がないようにすればよいので、1pm厚で使用するとして抵抗率104 Ωcm程度以下の连電性限であれば降電性マスクとして使用できる

【 0 1 1 9】 なお、レジストパターンの厚さを選少し、エッチング中にレジストパターンが背滅して自動的に導電性パターンを露出する方法も考えられるが、パターン務度推持の面からは好ましくない。

【0120】すなわち、エッチング中にはエッチングマスクの上端部において横方向エッチングが生じ、いわゆるファセットが発生する。レジストパターンが消滅するまでエッチングを継続するとファセットが後退し、レジストパターンが変化してしまう。

【0121】図6においては、エッチングの主要部、特に前半部はエッチングマスクとしてレジストマスクを用いてエッチングを行なったが、接電性マスクが十分な厚いでエッチング開始前にレジストマスクを除去することもできる。

【0122】図9は、本発明の他の実施例による半導体 装置の製造方法を示す。図9(A)において、図8

(A) の場合と同様、アルミ合金等の配線層5の上に6 - C層7が成膜されている。本実施例においては、6-C層7の厚さを約0. 7μmに設定している。他の部分の構成は図8(A)と同様である。

【0123】図9(B)に示すように、レジストマスク 9を用いてs - C層7をCF4を含むプラズマによって 選択的にエッチングする。その後、レジストマスク9は 融票のプラズマダウンフローによって除去する。図9 (B)がこの状態を示す。

【0124】次に、図9(C)に示すように、6-C居 7をエッチングマスクとし、塩素を含むプラズマでアル ミ合金の配換層6のエッチングを行なう。このエッチン グにおいては、エッチングマスクが導電性であるため、 6-C居7側面に入射した電子も直ちに配換層6に伝達 され、配換層6に入射されたイオンと中和することができる。

【0125】プラズマの均一性が保たれていれば、6-C層7と配線層6全体に入射する正電荷と負電荷の意は ほぼ同重であり、良好な電荷のパランスが保たれる。したがって、損傷は発生しにくい。

【0126】図9(D)に示すように、配線層ののエッチング体了後、酸素を含むプラズマでも一〇層7を除去する。なお、6-0層上のレジスト除去には酸素のプラズマダウンフローを用いると、6-0層のエッチング速度を遅くでき、選択エッチングに好適である。さらにCF4を添加すると、レジストのアッシング速度は増大する。

【0127】プラスマエッチングによる損傷は、電気的に分離された準電層の上に絶縁物のレジストマスクが存在し、レジストに入射する電子がそこでトラップされてしまうことによる。

【0128】もし、エッチングにおけるエッチングマスクが、十分薄い厚さで形成できるとすれば、エッチングマスク側面に入射する電子の全も相対的に低減し、提傷の程度は低減する。

【0129】図10(A)~(C)は、本発明の他の実施例による半導体装置の製造方法を示す。図10(A)において、前述の実施例同様、Si基板1の表面上に絶縁限2を形成し、絶縁限2の上にゲート電極層3、層間絶縁限4が形成されている。層間絶縁限4が形成されている。層間絶縁限4がよび開口5で出したゲート電極層3の上に、たとえば厚さ1μmのアルミ合金で形成された配線層6を堆積する。

【0130】配線層5の上に、たとえば厚さ約0. 3μmのSiO2 膜13をブラズマCV Dによって成膜する。SIO2 膜13の上に、レジスト層を途帯し、最小スプ間隔0. 8μmのレジストパターン9を形成する。

【0 1 3 1】レジストパターン9をエッチングマスクとし、CF4 を含むプラズマによってSiO2 限 1 3 0選択エッチングを行なう。SiO2 限 1 3 をエッチングした後、酸素プラズマを用いてレジストパターン9を除去する。レジストを除去し、かつ6 - C層を獲す場合は選択性の良いプラズマダウンフローを用いるのが好ましいが、このレジスト除去工程は下地がSiO2 なので、単なる配素プラズマで行なえばよい。

【0132】図10(B)は、レジストパターンを除去した状態を示す。配線層6の上には、SiO2 膜のエッチングマスク13が形成されている。マスク関口部を考

戻すると、開口幅が約0.8ヶmに対し、マスクの高さは約0.3ヶmであり、開口内に露出している面積としては、配籍層5の面積がSiO2 関13の面積と比べ、若しく大きい。

【0133】図10(C)に示すように、塩素を含むプラスマでSiO2限13をマスクとしてアルミ合金の配 は居6をエッチングする。SiO2限13上面において は、プラスマの均一性が保証されているため、入針する 正電荷と負電荷の量は等しく、電荷は中和する。

【0134】SiO2 膜13側面に入射する電子とイオンに関しては、電荷のバランスが保証されないが、SiO2 膜13の厚さが強いため、発生する電荷のアンバランスも小さい。したがって、SiO2 膜13下の配線を5に入射する正電荷と負電荷のアンバランスも小さくなる。

【0105】マスクの高さを低くすることによって電子 速蔽が低調されると共に、開口部の高さ自身が減少する ことにより、マイクロローディング効果も減少すると考えられる。

【0136】図11は、本発明の他の実施例によるプラスマエッチングを説明するためのプラズマエッチング装置の概略助面のである。気度なプラズマチェンバ31には、ガス導入口32と排気口33が設けられている。ガス導入口32がエッチングガス派に接続され、排気口33は排気装置に接続される。

【0137】また、プラスマチェンバ31上方にはプラスマ発生室35が接続されており、マイクロ波導入管34と転寄窓を介して結合されている。プラズマ発生室35の周囲には主コイル36が配置されており、プラズマチェンバ31およびプラズマ発生室35内に発散磁場を形成することができる。

【0138】マイクロ波導入管34よりプラスマ発生室35内にマイクロ波を導入しつつ、主コイル36によって磁場を発生することにより、プラスマ発生室35内に防球形状のECRプラスマを発生することができる。このプラスマは、プラスマチェンバ31内に移動し、サセフタ41上に配置される奏板に衝突する。

【0139】サセプタ41の下部には、リング状の外側 コイル38および内側コイル39が配置されている。また、サセプタ41は、 r f バイアス源42に接続されている。

【0140】このような発散磁場型目CRプラスマエッチング装置を用い、基板に対して重直方向に運動するイオンと電子の量が等しくなる条件を求めた。具体的には、パターン間隔0. Gumの密なストライプ状パターンを形成した試料を基板として配置し、損傷の発生を検出した。

【〇141】アンテナ面接比106のアンテナが付いた MOSキャパシタを、基板表面上に今数形成し、圧力 C. 6P 6のC 12 + BC 13 ガスでアンテナ降体のアルミ合金のエッチングを行なった。表1に、発散磁場型 ECRプラズマ装置での提倡の発生状況をまとめて示す。

【0142】 rfバイアス周波数は、代表的には13.56MHzと400kHzの2種類を用い、コイル38とコイル39に流す電流を変化させた。コイル38は、主コイル36が形成する破場と逆向きのカスブ磁場を発生し、コイル39は主コイル35が発生する磁場と同じ向きのミラー磁場を発生する。 【0143】

【裏 1】
発配組場對ECRプラズマ教育での損傷

r 「バイアス 助液数	コイル38	ξA	8.A	0 %	0 A
	m41009	E A	8 A	ΙĠΛ	18A
13. 5 EMH2		歌場作り	経験なし		保険化り
4 6 0	kH2	記事なし	財物なし	磁機なし	表を観なし

【0.1.4.4】表に示す結果から明らかなように、rfバイアス周遊数を低く設定すると、提倡が減少して良好な結果が得られている。なお、rfバイアス周遊数が高くても、コイル39の改堪条件によっては提高は抑制されている。このような条件依存性は、同様なアンテナ構造を有するMOSトランジスタの関値Vthによる評価でも同様な傾向が得られた。

【0145】ここで発生している損傷は、先に説明した

通り、マイクロローディング効果によって発生するアンテナパターン間の導体に電子が到達しずらく、イオンの正電荷が過剰になるために発生するものと考えられる。 周波数を下げてもマイクロローディング効果には基本的に変化がなかったので、周波数の変化により電子の運動状態が変化したものと考えられる。

【0146】すなわち、葢板パイアスの周波数を低く、 好ましくは1MHz以下に下げることにより、少なくと もパターン近傍で電子が基板に向かって加速される状態 になり、レジストパターンで選られることが選少するも のと考えられる。

【0147】なお、ここで用いた発散磁場型ECRエッチング装置は、r1パイアスを13、56MHェに設定した場合にも、従来の定館によるプラスマ不均一は発生していないものである。

【0148】同様の傾向は、ヘリコン波ブラスマを利用した場合、誘導語合プラズマを利用した場合、トランス語合プラズマを利用した場合、DEORプラズマを利用した場合にも成立するものと考えられる。

【0149】このような高密度プラズマ源によるプラズマに基板を露出し、基板の下に「1電力を印加して処理を行なう場合には、バイアス周波数を約1MHに以下にすることで提倡を抑制することができると考えられる。【0150】図12は、本発明ののプラズマエッチングを説明するためのプラズマエッチング表面の概略断面図である。このプラズマエッチング表面には、プラズマチャンバ31の上側、かつ主コイル36の外側に外側補助コイル386、内側補助コイル3

96が配置されている。その他の構成は、図 1 1に示す エッチング装置と同様である。

【0151】図12に示す発散磁場型ECRプラスマエッチング装置を用い、基板に対して垂直方向に運動するイオンと電子の全が等しくなる条件を求めた。具体的には、パターン間隔の、Bumのストライプ状パターンを形成した試料を基板により多数形成し、エッチングを行なって損傷の検出を行なった。なお、試料のアンテナ比は耐速の実施側同様106とした。

【0152】圧力の、53PaのCI2+BCI3ガスでアンテナ媒体のアルミニウム 台金のエッチングを行なった。 rfバイアス源42のバイアス周波数は400kHzとし、外側コイル38e、内側コイル39aに還す電流を変化させた。主コイル36が形成する複場と同じ向きのミラー枢場を形成する電流を"+"とし、逆向きのカスブ磁場を形成する電流の向きを"-"とする。【0153】表2に実験の結果をまとめて示す。【0154】

【表 2】

を制御場影響Cドプラズマ状態での指揮

r l 6672	೨೯∿38€	- i € A	-8A	0.4	8.4	IfA	EA
	ロイル製ま	-16A	- & A	0.5	A.B	1 ē A	PCA
13. 5	5MH =		~-				RSED
4 0	9kH2	破壊打ち	磁速打力	組造年の	被建步	新遊なし	~~

【0155】表2に示す結果から明らかなように、主コイル36が形成する磁場と同じ向きのミラーを場を外側コイル386、内側コイル396によって発生すると、提高が過少し、良好な結果が得られる。なお、表に示す所保付において、従来の定性にしている提倡は、マイクローディング効果によって、発生するアンテナが過剰によって、デ生するアンテナが過剰になった。所に発生するものと考えられる。補助コイル286、396に流す電流によっては、マイクローディング効果に基本のに変化は生じなかったため、ミラー磁場をのに運動するイオンと電子の量が等しくなったものと考えられる。

【0156】なお、内側コイルのみに20人の電流を主コイルと同一方向に流し、rfバイアス派を13.55 MHzとした場合には損傷が生じた。図13は、本発明の他の実施例による半導体装置の製造方法を説明するための平面図である。 【0157】図13(A)は、作成する配線パターンを示している。配線51はゲート電極に接続され、アンテナ比の大きな配線器を示す。配線52は電源配線であり、半導体差板もしくはウェルに接続されている。作成しようとする集積回路上、配線51と配線52の間には配線は不必要である。したがって、配線51と配線52の間に広い間隔が生じる。

【0158】このような場合、従来の扶狩によれば、配該51と配数52の間の広い間隔はエッチング工程において容易に除去され、そのエッチングが終了した時点においても配数群51内のエッチングはマイクロローディング効果により終了しない。

【0159】このような場合に、配線群51と配線52の間に補間ないしダミーパターン53を設け、パターン間の間隔をなるべく均一に保持する。より具体的には、配線群51の最小パターン間隔と等しい間隔を有するように補間パターン53を配置する。

【ロ160】このようなパターンをエッチングすると、配鉄群51のも間隔および補間パターン53と配線群5

1 の間の間隔、結間パターン53と電源配線52の間の間隔がほぼ等しいため、同程度のマイクロローディング効果が発生し、エッチングの進行が均一化する。したがって、部分的に配線層が切断され、ゲート電極に過度の電荷が流れ込むことを防止することが可能となる。

【0151】図13(B)は、アンテナ比の大きな配線群51と電源配線52の間に信号配線54が存在し、かつ信号配線54の両側に比較的広い面積が配置される場合を示す。

【0162】この場合にも、信号配数54の両側の領域に、補間パターン536、536を設け、補間パターン536、536両側のスペース部分がアンテナ比の大きな配数群51内のパターン間隔とほぼ等しくなるように設定する。

【0162】このように、最小パターン間隔の揃ったパターンを補間パターンの挿入によって形成することにより、マイクロローディング効果が均一に発生し、アンテナ比の大きな配線群51が電源配線52から切り離されるがって、ゲート電極に発生する審接電荷の不均一が是正され、投傷が抑圧される。

【0164】以上説明した実施例は、特にアンテナ比の高い配線層の作成時に有効である。図14は、アンテナ比が高くなり具い回路構成の例を示す。図14(A)はNAND回路の等価回路である。電源配線VDD、接地はVSSの間に、2人力のNAND回路が接続されている。2つのpチャネルMOSトランジスタなp1、Qp2のソースが電源配線VDDに接続され、ドレインは共通に接続されている。このドレインに、直列に接続されたカチャネルMOSトランジスタなp1、Qp2が接続されたカ、Qp1のアンジスタなp1、Qp2が接続されたカ、Qp1のアンジスタなp1とnチャネルMOSトランジスタなp1とnチャネルMOSトランジスタなp1とnチャネルMOSトランジスタなp1とnチャネルMOSトランジスタなp2とnチャネルMOSトランジスタなp2とnチャネルMOSトランジスタなp2とnチャネルMOSトランジスタなp2とnチャネルMOSトランジスタなp2とnfでいる。

【0166】また、2つの p チャネルMOSトランジスタQ p 1、Q W p 2 のドレインと、n チャネルMOSトランジスタQ n 2 の相互接続点から出力信号OUT が引き出されている。

【0167】このような論理回路は、前庭の論理回路から入力信号を受ける。前庭の論理回路が必ずしも近くに存在するとは限らず、入力信号配線は場合によっては極めて長くなる。特に、マイクロプロセッサ、ASIC

(application specific IC). ASSP (application specific standard product)、ゲートアレイ等でこのような状況が出現する。

【0168】汎用メモリデバイスでは設計時点でアンテナ比検査を行なって乗子配置と配線の変更を行ない、ア

ンテナ比を下げたり保護素子を挿入する等の保護対策を 行なえる。これは、設計作業の自動化の程度が比較的低いことによっている。

【0169】これに対し、論理回路デバイスにおいては、機能から論理設計、ゲートレベルの設計、レイアウト設計までCAOによる自動化が進んでいる。ここで、アンテナ比の検査を行なっても、配線の変更、保護素子の挿入は大きな設計コストの増大を伴ってしまう。したがって、論理回路デバイスにおいては、デバイス設計の変更によってダメージ対策を行なうことが難しい。

【0170】図14 (B) は、図14 (A) のNAND 回路の構成例を示す平面図である。 p チャネルMO Sトランジスタ形成用の n 型ウェル 6 1 と、 n チャネルMO Sトランジスタ形成用の p ウェル 6 2 を が 近接 して 作成 されて いる。この n ウェル 6 1 と p ウェル 6 2 を 方通する よっに、その上にゲート配線 6 3、 6 4 が配置されて いる。

【0171】ゲート配線63、64をマスクとしてイオン注入することにより、nウェル61内にp型ソース領域5p1、Sp2およびp型ドレイン領域Dpが作成される。また、pウェル62の中には、ゲート配線63、6をマスクとするイオン注入により、n型のソース領域Sn1、ドレイン領域Dn1およびソース兼ドレイン領域S/Dnが形成される。

【〇172】このような材成の上に、配線65~70が第1配線層として形成される。第1配線層を覆う層間絶縁限が形成され、コンタクトホールを形成した後、第2配線層が形成される。 電極71~74が第2配線層でよって形成される配線を示す。 さらに、第2配線層を覆って層間絶縁限が形成され、コンタクトホールがその中に形成される。第2配線層上に第3配線層が形成される。配線75~77が第3配線層を示す。

【0173】たとえば、ゲート電極63、64を形成した後、第1配線層を作成する際、電極67、68はゲート電極63、64に接続された状態で作成される。図示の場合、この段階においては、アンテナ比はあまり高くない。しかしながら、第2配線層を作成する時に、配線72、73体域の際、アンテナ比はゲート電極63、64の英性ゲート領域に対する配線72、73が分離されるまで、接続されている配線傾域もアンテナ比を実効的に高める役割を果たす。

【〇174】また、第3配線層作成の際に、配線75、76は配線78、73を介してゲート配線63、64に接続される。この配線層作成の際にもアンテナ比の高い破跳が成されている可能性が高い。配線77もアンテナ比を増大させる原因となる。

【0175】図15は、このような多層配線の構造を概略的に示す断面図である。図2(A)に示す構造と同様

の構造により第1配線層106までが形成されている。 この上に層間絶縁展115、第2配算層117、層間絶 歳限119、第3配線層120が形成されている。第 3、第2、第1配線層120、117、106はゲート 電極に接続されている。 このように、特に論理回路を作 成する場合に、上述の実施例が有効となる。

【0176】以上実施例に沿って本発明を説明したが、 本発明はこれらに制限されるものではない。たとえば、 MOSトランジスタのゲート電極またはゲート電極に接 読される配線層は、多結晶Siのみでなく、高融点金属 ポリサイド(たとえば多結晶Siと高融点金属(たとえ ばW) のシリサイドの秩層)、シリサイド等の金属、T i N等によって形成することもできる。もちろん製造プ ロセス中はアモルファスSiであってもよい。

【0177】なお、a - Cのエッチングは、CF4、C | 2 、 B C | 3 等のエッチングガスを用いて行なうこと ができる。AIおよびAI合金のエッチングは、C | 12 、 H C | 等のC | を含むガスを用いて行なうことが できる。また、レジストとも一〇のエッチングは、02 を用いたエッチングによって行なうことができる。な お、ブラズマエッチングは r f ブラズマ、 p 波ブラズマ 等、種々のプラスマを用いて行なうことができる。

【ロ178】導電性マスクとしてアモルファスカーボン を用いた場合を説明したが、配執層がAIの場合、導電 性マスクとしてWを用い、エッチャントとしてBr系が スを用いることもできる。

【ロ179】また、配線層がWの場合、導電性マスクと してAI、TiN等を用い、エッチャントとしてF系が スを用いることもできる。配線層がWシリサイドやポリ サイドの場合にも同様の狙み合わせが可能であ る。配線 **尼と導電性マスクの組み合わせは、エッチングの選択性** が高く、マスクに十分な塩電性があ ればよい。

【0180】パターン間の間隔としてロ、7pmの場合 と 0. 8pmの場合を説明したが、パターン間の間隔は 約1μm以下であったば、顕著なマイクロローディング効 黒が発生するので、本発明が適用できる.

【0181】その他、種々の変更、改良、組み合わせ等 が可能なことは当業者に自明であ ろう。

[0182]

【発明の効果】以上説明したように、本発明によれば、 密な配換パターンのエッチング加工、コンタクトホール の形成、コンタクトホール内のクリーニング等におい て、ブラズマに起因する損傷を防止することができる。

【図4】実験結果と解析を説明するためのグラフおよび 断面図である.

【図5】実験条件とその解析を示す断面図および千面図

【図6】実験結果を適用できる他の状況を示す断面図で ある.

【図7】 本発明の実施側による半導体装置の製造方法を 説明するための断面図である。

【図8】本発明の実施例による半導体装置の製造方法を 説明するための断面図であ る。

【図9】本発明の実施例による半導体装置の製造方法を 説明するための断面図である。

【図10】本発明の実施側による半導体装置の製造方法 を説明するための断面図であ る。

【図11】本発明の実施例を説明するためのブラブマエ ッチング装置の概略断面図である。 【図12】本発明の実施例を説明するためのブラブマエ

ッチング装置の概略断面図である。 【図13】本発明の実施例を説明するための配貨バター

ンの平面図である。

【図14】本発明の実施例の使用に適したNAND回路 の等価回路図および構成図である。

【図15】 夕層配線半導体装置の構成を示す概略断面図 である.

【符号の説明】

1 Si 基板

2 艳緑膜

28 ゲート絶縁膜

2b フィールド絶縁膜

3 ゲート電極層 4 層間絶縁膜

コンタクトホール

6 配線層

a - C居

8 バターン間関ロ部

9 レジストマスク

10 イオン

電子

13 絶縁マスク 20 基電パターン

20s ゲート部分 20b アンテナ部分

21 レジストパターン

22 層間絶縁膜

24 レジスト膜

31 チェンバ

35 主コイル

38, 39 コイル

42 rfパイアス源


(アンテナ比の大きな)配線群


【図面の簡単な説明】


【図1】本発明の基本概念を説明するための概略断面図 であ る


【図2】アンテナ構造とトンネル電流を説明するための 断面図、平面図およびグラフである。


【図3】実験用サンブルを説明するための平面図および 断面図である。























プロントページの続き

識別記号 庁内整理番号

技術表示箇所

(51)Int. CL 8 H O 1 L 21/338

HO1L 29/78

301 Y

(72)発明者 春山 正明 愛知県春日井市高蔵 寺町二丁目1844番2 富士通ヴィエルエスアイ株式会社内